Home My Page Projects Code Snippets Project Openings SML/NJ
Summary Activity Forums Tracker Lists Tasks Docs Surveys News SCM Files

SCM Repository

[smlnj] Diff of /sml/trunk/src/MLRISC/x86/mltree/x86.sml
ViewVC logotype

Diff of /sml/trunk/src/MLRISC/x86/mltree/x86.sml

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 744, Fri Dec 8 04:11:42 2000 UTC revision 1127, Fri Mar 8 01:35:33 2002 UTC
# Line 1  Line 1 
1  (*  (* x86.sml
2   *   *
3   * COPYRIGHT (c) 1998 Bell Laboratories.   * COPYRIGHT (c) 1998 Bell Laboratories.
4   *   *
# Line 39  Line 39 
39    
40  functor X86  functor X86
41    (structure X86Instr : X86INSTR    (structure X86Instr : X86INSTR
42     structure X86MLTree : MLTREE     structure MLTreeUtils : MLTREE_UTILS
43                            where T = X86Instr.T
44     structure ExtensionComp : MLTREE_EXTENSION_COMP     structure ExtensionComp : MLTREE_EXTENSION_COMP
45       where I = X86Instr and T = X86MLTree                          where I = X86Instr and T = X86Instr.T
46       sharing X86MLTree.Region = X86Instr.Region     structure MLTreeStream : MLTREE_STREAM
47       sharing X86MLTree.LabelExp = X86Instr.LabelExp                          where T = ExtensionComp.T
48      datatype arch = Pentium | PentiumPro | PentiumII | PentiumIII      datatype arch = Pentium | PentiumPro | PentiumII | PentiumIII
49      val arch : arch ref      val arch : arch ref
50      val cvti2f :      val cvti2f :
51             {ty: X86Instr.T.ty,
52              src: X86Instr.operand,
53           (* source operand, guaranteed to be non-memory! *)           (* source operand, guaranteed to be non-memory! *)
54           {ty: X86MLTree.ty, src: X86Instr.operand} ->            an: Annotations.annotations ref (* cluster annotations *)
55             } ->
56           {instrs : X86Instr.instruction list,(* the instructions *)           {instrs : X86Instr.instruction list,(* the instructions *)
57            tempMem: X86Instr.operand,         (* temporary for CVTI2F *)            tempMem: X86Instr.operand,         (* temporary for CVTI2F *)
58            cleanup: X86Instr.instruction list (* cleanup code *)            cleanup: X86Instr.instruction list (* cleanup code *)
# Line 61  Line 65 
65            val rewriteMemReg : bool            val rewriteMemReg : bool
66        end =        end =
67  struct  struct
   structure T = X86MLTree  
   structure S = T.Stream  
68    structure I = X86Instr    structure I = X86Instr
69      structure T = I.T
70      structure TS = ExtensionComp.TS
71    structure C = I.C    structure C = I.C
72    structure Shuffle = Shuffle(I)    structure Shuffle = Shuffle(I)
73    structure W32 = Word32    structure W32 = Word32
   structure LE = I.LabelExp  
74    structure A = MLRiscAnnotations    structure A = MLRiscAnnotations
75      structure CFG = ExtensionComp.CFG
76      structure CB = CellsBasis
77    
78    type instrStream = (I.instruction,C.cellset) T.stream    type instrStream = (I.instruction,C.cellset,CFG.cfg) TS.stream
79    type mltreeStream = (T.stm,T.mlrisc list) T.stream    type mltreeStream = (T.stm,T.mlrisc list,CFG.cfg) TS.stream
80    
81    datatype kind = REAL | INTEGER    datatype kind = REAL | INTEGER
82    
83    structure Gen = MLTreeGen    structure Gen = MLTreeGen
84       (structure T = T       (structure T = T
85          structure Cells = C
86        val intTy = 32        val intTy = 32
87        val naturalWidths = [32]        val naturalWidths = [32]
88        datatype rep = SE | ZE | NEITHER        datatype rep = SE | ZE | NEITHER
# Line 92  Line 98 
98    
99    (* The following hardcoded *)    (* The following hardcoded *)
100    fun isMemReg r = rewriteMemReg andalso    fun isMemReg r = rewriteMemReg andalso
101                     let val r = C.registerNum r                     let val r = CB.registerNum r
102                     in  r >= 8 andalso r < 32                     in  r >= 8 andalso r < 32
103                     end                     end
104    fun isFMemReg r = if enableFastFPMode andalso !fast_floating_point    fun isFMemReg r = if enableFastFPMode andalso !fast_floating_point
105                      then let val r = C.registerNum r                      then let val r = CB.registerNum r
106                           in r >= 8 andalso r < 32 end                           in r >= 8 andalso r < 32 end
107                      else true                      else true
108    val isAnyFMemReg = List.exists (fn r =>    val isAnyFMemReg = List.exists (fn r =>
109                                    let val r = C.registerNum r                                    let val r = CB.registerNum r
110                                    in  r >= 8 andalso r < 32 end                                    in  r >= 8 andalso r < 32 end
111                                   )                                   )
112    
113    val ST0 = C.ST 0    val ST0 = C.ST 0
114    val ST7 = C.ST 7    val ST7 = C.ST 7
115      val one = T.I.int_1
116    
117      val opcodes8 = {INC=I.INCB,DEC=I.DECB,ADD=I.ADDB,SUB=I.SUBB,
118                      NOT=I.NOTB,NEG=I.NEGB,
119                      SHL=I.SHLB,SHR=I.SHRB,SAR=I.SARB,
120                      OR=I.ORB,AND=I.ANDB,XOR=I.XORB}
121      val opcodes16 = {INC=I.INCW,DEC=I.DECW,ADD=I.ADDW,SUB=I.SUBW,
122                       NOT=I.NOTW,NEG=I.NEGW,
123                       SHL=I.SHLW,SHR=I.SHRW,SAR=I.SARW,
124                       OR=I.ORW,AND=I.ANDW,XOR=I.XORW}
125      val opcodes32 = {INC=I.INCL,DEC=I.DECL,ADD=I.ADDL,SUB=I.SUBL,
126                       NOT=I.NOTL,NEG=I.NEGL,
127                       SHL=I.SHLL,SHR=I.SHRL,SAR=I.SARL,
128                       OR=I.ORL,AND=I.ANDL,XOR=I.XORL}
129    
130    (*    (*
131     * The code generator     * The code generator
132     *)     *)
133    fun selectInstructions    fun selectInstructions
134         (instrStream as         (instrStream as
135          S.STREAM{emit,defineLabel,entryLabel,pseudoOp,annotation,          TS.S.STREAM{emit=emitInstruction,defineLabel,entryLabel,pseudoOp,
136                   beginCluster,endCluster,exitBlock,comment,...}) =                      annotation,getAnnotations,beginCluster,endCluster,exitBlock,comment,...}) =
137    let exception EA    let
138          val emit = emitInstruction o I.INSTR
139          exception EA
140    
141        (* label where a trap is generated -- one per cluster *)        (* label where a trap is generated -- one per cluster *)
142        val trapLabel = ref (NONE: (I.instruction * Label.label) option)        val trapLabel = ref (NONE: (I.instruction * Label.label) option)
# Line 130  Line 152 
152        fun trap() =        fun trap() =
153        let val jmp =        let val jmp =
154              case !trapLabel of              case !trapLabel of
155                NONE => let val label = Label.newLabel "trap"                NONE => let val label = Label.label "trap" ()
156                            val jmp   = I.JCC{cond=I.O,                            val jmp   = I.jcc{cond=I.O,
157                                              opnd=I.ImmedLabel(LE.LABEL label)}                                              opnd=I.ImmedLabel(T.LABEL label)}
158                        in  trapLabel := SOME(jmp, label); jmp end                        in  trapLabel := SOME(jmp, label); jmp end
159              | SOME(jmp, _) => jmp              | SOME(jmp, _) => jmp
160        in  emit jmp end        in  emitInstruction jmp end
161    
162        val newReg  = C.newReg        val newReg  = C.newReg
163        val newFreg = C.newFreg        val newFreg = C.newFreg
# Line 146  Line 168 
168          | fsize _  = error "fsize"          | fsize _  = error "fsize"
169    
170        (* mark an expression with a list of annotations *)        (* mark an expression with a list of annotations *)
171        fun mark'(i,[]) = i        fun mark'(i,[]) = emitInstruction(i)
172          | mark'(i,a::an) = mark'(I.ANNOTATION{i=i,a=a},an)          | mark'(i,a::an) = mark'(I.ANNOTATION{i=i,a=a},an)
173    
174        (* annotate an expression and emit it *)        (* annotate an expression and emit it *)
175        fun mark(i,an) = emit(mark'(i,an))        fun mark(i,an) = mark'(I.INSTR i,an)
176    
177        val emits = app emit        val emits = app emitInstruction
178    
179        (* emit parallel copies for integers        (* emit parallel copies for integers
180         * Translates parallel copies that involve memregs into         * Translates parallel copies that involve memregs into
# Line 161  Line 183 
183        fun copy([], [], an) = ()        fun copy([], [], an) = ()
184          | copy(dst, src, an) =          | copy(dst, src, an) =
185            let fun mvInstr{dst as I.MemReg rd, src as I.MemReg rs} =            let fun mvInstr{dst as I.MemReg rd, src as I.MemReg rs} =
186                    if C.sameColor(rd,rs) then [] else                    if CB.sameColor(rd,rs) then [] else
187                    let val tmpR = I.Direct(newReg())                    let val tmpR = I.Direct(newReg())
188                    in  [I.MOVE{mvOp=I.MOVL, src=src, dst=tmpR},                    in  [I.move{mvOp=I.MOVL, src=src, dst=tmpR},
189                         I.MOVE{mvOp=I.MOVL, src=tmpR, dst=dst}]                         I.move{mvOp=I.MOVL, src=tmpR, dst=dst}]
190                    end                    end
191                  | mvInstr{dst=I.Direct rd, src=I.Direct rs} =                  | mvInstr{dst=I.Direct rd, src=I.Direct rs} =
192                      if C.sameColor(rd,rs) then []                      if CB.sameColor(rd,rs) then []
193                      else [I.COPY{dst=[rd], src=[rs], tmp=NONE}]                      else [I.COPY{k=CB.GP, sz=32, dst=[rd], src=[rs], tmp=NONE}]
194                  | mvInstr{dst, src} = [I.MOVE{mvOp=I.MOVL, src=src, dst=dst}]                  | mvInstr{dst, src} = [I.move{mvOp=I.MOVL, src=src, dst=dst}]
195            in            in
196               emits (Shuffle.shuffle{mvInstr=mvInstr, ea=IntReg}               emits (Shuffle.shuffle{mvInstr=mvInstr, ea=IntReg}
197                 {tmp=SOME(I.Direct(newReg())),                 {tmp=SOME(I.Direct(newReg())),
# Line 179  Line 201 
201        (* conversions *)        (* conversions *)
202        val itow = Word.fromInt        val itow = Word.fromInt
203        val wtoi = Word.toInt        val wtoi = Word.toInt
204        fun toInt32 i = Int32.fromLarge(Int.toLarge i)        fun toInt32 i = T.I.toInt32(32, i)
205        val w32toi32 = Word32.toLargeIntX        val w32toi32 = Word32.toLargeIntX
206        val i32tow32 = Word32.fromLargeInt        val i32tow32 = Word32.fromLargeInt
207    
# Line 191  Line 213 
213        val ecx = I.Direct(C.ecx)        val ecx = I.Direct(C.ecx)
214        val edx = I.Direct(C.edx)        val edx = I.Direct(C.edx)
215    
216        fun immedLabel lab = I.ImmedLabel(LE.LABEL lab)        fun immedLabel lab = I.ImmedLabel(T.LABEL lab)
217    
218        (* Is the expression zero? *)        (* Is the expression zero? *)
219        fun isZero(T.LI 0) = true        fun isZero(T.LI z) = T.I.isZero z
         | isZero(T.LI32 0w0) = true  
220          | isZero(T.MARK(e,a)) = isZero e          | isZero(T.MARK(e,a)) = isZero e
221          | isZero _ = false          | isZero _ = false
222         (* Does the expression set the zero bit?         (* Does the expression set the zero bit?
# Line 231  Line 252 
252         *)         *)
253        fun fcopy'(fty, [], [], _) = ()        fun fcopy'(fty, [], [], _) = ()
254          | fcopy'(fty, dst as [_], src as [_], an) =          | fcopy'(fty, dst as [_], src as [_], an) =
255              mark(I.FCOPY{dst=dst,src=src,tmp=NONE}, an)              mark'(I.COPY{k=CB.FP, sz=fty, dst=dst,src=src,tmp=NONE}, an)
256          | fcopy'(fty, dst, src, an) =          | fcopy'(fty, dst, src, an) =
257              mark(I.FCOPY{dst=dst,src=src,tmp=SOME(I.FDirect(newFreg()))}, an)              mark'(I.COPY{k=CB.FP, sz=fty, dst=dst,src=src,tmp=SOME(I.FDirect(newFreg()))}, an)
258    
259        (* emit parallel copies for floating point.        (* emit parallel copies for floating point.
260         * Fast version.         * Fast version.
# Line 245  Line 266 
266          | fcopy''(fty, dst, src, an) =          | fcopy''(fty, dst, src, an) =
267            if true orelse isAnyFMemReg dst orelse isAnyFMemReg src then            if true orelse isAnyFMemReg dst orelse isAnyFMemReg src then
268            let val fsize = fsize fty            let val fsize = fsize fty
269                fun mvInstr{dst, src} = [I.FMOVE{fsize=fsize, src=src, dst=dst}]                fun mvInstr{dst, src} = [I.fmove{fsize=fsize, src=src, dst=dst}]
270            in            in
271                emits (Shuffle.shuffle{mvInstr=mvInstr, ea=RealReg}                emits (Shuffle.shuffle{mvInstr=mvInstr, ea=RealReg}
272                  {tmp=case dst of                  {tmp=case dst of
# Line 254  Line 275 
275                   dst=dst, src=src})                   dst=dst, src=src})
276            end            end
277            else            else
278              mark(I.FCOPY{dst=dst,src=src,tmp=              mark'(I.COPY{k=CB.FP, sz=fty, dst=dst,
279                            src=src,tmp=
280                           case dst of                           case dst of
281                             [_] => NONE                             [_] => NONE
282                           | _   => SOME(I.FPR(newFreg()))}, an)                           | _   => SOME(I.FPR(newFreg()))}, an)
# Line 268  Line 290 
290          | cond T.EQ = I.EQ | cond T.NE  = I.NE          | cond T.EQ = I.EQ | cond T.NE  = I.NE
291          | cond T.GE = I.GE | cond T.GEU = I.AE          | cond T.GE = I.GE | cond T.GEU = I.AE
292          | cond T.GT = I.GT | cond T.GTU = I.A          | cond T.GT = I.GT | cond T.GTU = I.A
293            | cond cc = error(concat["cond(", T.Basis.condToString cc, ")"])
294    
295          fun zero dst = emit(I.BINARY{binOp=I.XORL, src=dst, dst=dst})
296    
297        (* Move and annotate *)        (* Move and annotate *)
298        fun move'(src as I.Direct s, dst as I.Direct d, an) =        fun move'(src as I.Direct s, dst as I.Direct d, an) =
299            if C.sameColor(s,d) then ()            if CB.sameColor(s,d) then ()
300            else mark(I.COPY{dst=[d], src=[s], tmp=NONE}, an)            else mark'(I.COPY{k=CB.GP, sz=32, dst=[d], src=[s], tmp=NONE}, an)
301            | move'(I.Immed 0, dst as I.Direct d, an) =
302                mark(I.BINARY{binOp=I.XORL, src=dst, dst=dst}, an)
303          | move'(src, dst, an) = mark(I.MOVE{mvOp=I.MOVL, src=src, dst=dst}, an)          | move'(src, dst, an) = mark(I.MOVE{mvOp=I.MOVL, src=src, dst=dst}, an)
304    
305        (* Move only! *)        (* Move only! *)
306        fun move(src, dst) = move'(src, dst, [])        fun move(src, dst) = move'(src, dst, [])
307    
       fun zero dst = emit(I.BINARY{binOp=I.XORL, src=dst, dst=dst})  
   
308        val readonly = I.Region.readonly        val readonly = I.Region.readonly
309    
310        (*        (*
311         * Compute an effective address.  This is a new version         * Compute an effective address.
312         *)         *)
313        fun address(ea, mem) =        fun address(ea, mem) = let
       let (* tricky way to negate without overflow! *)  
           fun neg32 w = Word32.notb w + 0w1  
   
314            (* Keep building a bigger and bigger effective address expressions            (* Keep building a bigger and bigger effective address expressions
315             * The input is a list of trees             * The input is a list of trees
316             * b -- base             * b -- base
# Line 299  Line 321 
321            fun doEA([], b, i, s, d) = makeAddressingMode(b, i, s, d)            fun doEA([], b, i, s, d) = makeAddressingMode(b, i, s, d)
322              | doEA(t::trees, b, i, s, d) =              | doEA(t::trees, b, i, s, d) =
323                (case t of                (case t of
324                   T.LI n   => doEAImmed(trees, n, b, i, s, d)                   T.LI n   => doEAImmed(trees, toInt32 n, b, i, s, d)
325                 | T.LI32 n => doEAImmedw(trees, n, b, i, s, d)                 | T.CONST _ => doEALabel(trees, t, b, i, s, d)
326                 | T.CONST c => doEALabel(trees, LE.CONST c, b, i, s, d)                 | T.LABEL _ => doEALabel(trees, t, b, i, s, d)
327                 | T.LABEL le => doEALabel(trees, le, b, i, s, d)                 | T.LABEXP le => doEALabel(trees, le, b, i, s, d)
328                 | T.ADD(32, t1, t2 as T.REG(_,r)) =>                 | T.ADD(32, t1, t2 as T.REG(_,r)) =>
329                      if isMemReg r then doEA(t2::t1::trees, b, i, s, d)                      if isMemReg r then doEA(t2::t1::trees, b, i, s, d)
330                      else doEA(t1::t2::trees, b, i, s, d)                      else doEA(t1::t2::trees, b, i, s, d)
331                 | T.ADD(32, t1, t2) => doEA(t1::t2::trees, b, i, s, d)                 | T.ADD(32, t1, t2) => doEA(t1::t2::trees, b, i, s, d)
332                 | T.SUB(32, t1, T.LI n) =>                 | T.SUB(32, t1, T.LI n) =>
333                      (* can't overflow here *)                      doEA(t1::T.LI(T.I.NEG(32,n))::trees, b, i, s, d)
334                      doEA(t1::T.LI32(neg32(Word32.fromInt n))::trees, b, i, s, d)                 | T.SLL(32, t1, T.LI n) => let
335                 | T.SUB(32, t1, T.LI32 n) =>                      val n = T.I.toInt(32, n)
336                      doEA(t1::T.LI32(neg32 n)::trees, b, i, s, d)                   in
337                 | T.SLL(32, t1, T.LI 0) => displace(trees, t1, b, i, s, d)                     case n
338                 | T.SLL(32, t1, T.LI 1) => indexed(trees, t1, t, 1, b, i, s, d)                     of 0 => displace(trees, t1, b, i, s, d)
339                 | T.SLL(32, t1, T.LI 2) => indexed(trees, t1, t, 2, b, i, s, d)                      | 1 => indexed(trees, t1, t, 1, b, i, s, d)
340                 | T.SLL(32, t1, T.LI 3) => indexed(trees, t1, t, 3, b, i, s, d)                      | 2 => indexed(trees, t1, t, 2, b, i, s, d)
341                 | T.SLL(32, t1, T.LI32 0w0) => displace(trees, t1, b, i, s, d)                      | 3 => indexed(trees, t1, t, 3, b, i, s, d)
342                 | T.SLL(32, t1, T.LI32 0w1) => indexed(trees,t1,t,1,b,i,s,d)                      | _ => displace(trees, t, b, i, s, d)
343                 | T.SLL(32, t1, T.LI32 0w2) => indexed(trees,t1,t,2,b,i,s,d)                   end
                | T.SLL(32, t1, T.LI32 0w3) => indexed(trees,t1,t,3,b,i,s,d)  
344                 | t => displace(trees, t, b, i, s, d)                 | t => displace(trees, t, b, i, s, d)
345                )                )
346    
347            (* Add an immed constant *)            (* Add an immed constant *)
348            and doEAImmed(trees, 0, b, i, s, d) = doEA(trees, b, i, s, d)            and doEAImmed(trees, 0, b, i, s, d) = doEA(trees, b, i, s, d)
349              | doEAImmed(trees, n, b, i, s, I.Immed m) =              | doEAImmed(trees, n, b, i, s, I.Immed m) =
350                   doEA(trees, b, i, s, (* no overflow! *)                   doEA(trees, b, i, s, I.Immed(n+m))
                        I.Immed(w32toi32(Word32.fromInt n + i32tow32 m)))  
351              | doEAImmed(trees, n, b, i, s, I.ImmedLabel le) =              | doEAImmed(trees, n, b, i, s, I.ImmedLabel le) =
                  doEA(trees, b, i, s, I.ImmedLabel(LE.PLUS(le,LE.INT n)))  
             | doEAImmed(trees, n, b, i, s, _) = error "doEAImmed"  
   
           (* Add an immed32 constant *)  
           and doEAImmedw(trees, 0w0, b, i, s, d) = doEA(trees, b, i, s, d)  
             | doEAImmedw(trees, n, b, i, s, I.Immed m) =  
                  (* no overflow! *)  
                  doEA(trees, b, i, s, I.Immed(w32toi32(i32tow32 m + n)))  
             | doEAImmedw(trees, n, b, i, s, I.ImmedLabel le) =  
352                   doEA(trees, b, i, s,                   doEA(trees, b, i, s,
353                        I.ImmedLabel(LE.PLUS(le,LE.INT(Word32.toIntX n)))                        I.ImmedLabel(T.ADD(32,le,T.LI(T.I.fromInt32(32, n)))))
354                        handle Overflow => error "doEAImmedw: constant too large")              | doEAImmed(trees, n, b, i, s, _) = error "doEAImmed"
             | doEAImmedw(trees, n, b, i, s, _) = error "doEAImmedw"  
355    
356            (* Add a label expression *)            (* Add a label expression *)
357            and doEALabel(trees, le, b, i, s, I.Immed 0) =            and doEALabel(trees, le, b, i, s, I.Immed 0) =
358                   doEA(trees, b, i, s, I.ImmedLabel le)                   doEA(trees, b, i, s, I.ImmedLabel le)
359              | doEALabel(trees, le, b, i, s, I.Immed m) =              | doEALabel(trees, le, b, i, s, I.Immed m) =
360                   doEA(trees, b, i, s,                   doEA(trees, b, i, s,
361                        I.ImmedLabel(LE.PLUS(le,LE.INT(Int32.toInt m)))                        I.ImmedLabel(T.ADD(32,le,T.LI(T.I.fromInt32(32, m))))
362                        handle Overflow => error "doEALabel: constant too large")                        handle Overflow => error "doEALabel: constant too large")
363              | doEALabel(trees, le, b, i, s, I.ImmedLabel le') =              | doEALabel(trees, le, b, i, s, I.ImmedLabel le') =
364                   doEA(trees, b, i, s, I.ImmedLabel(LE.PLUS(le,le')))                   doEA(trees, b, i, s, I.ImmedLabel(T.ADD(32,le,le')))
365              | doEALabel(trees, le, b, i, s, _) = error "doEALabel"              | doEALabel(trees, le, b, i, s, _) = error "doEALabel"
366    
367            and makeAddressingMode(NONE, NONE, _, disp) = disp            and makeAddressingMode(NONE, NONE, _, disp) = disp
# Line 364  Line 374 
374            (* generate code for tree and ensure that it is not in %esp *)            (* generate code for tree and ensure that it is not in %esp *)
375            and exprNotEsp tree =            and exprNotEsp tree =
376                let val r = expr tree                let val r = expr tree
377                in  if C.sameColor(r, C.esp) then                in  if CB.sameColor(r, C.esp) then
378                       let val tmp = newReg()                       let val tmp = newReg()
379                       in  move(I.Direct r, I.Direct tmp); tmp end                       in  move(I.Direct r, I.Direct tmp); tmp end
380                    else r                    else r
# Line 376  Line 386 
386              | displace(trees, t, b as SOME base, NONE, _, d) = (* no index *)              | displace(trees, t, b as SOME base, NONE, _, d) = (* no index *)
387                (* make t the index, but make sure that it is not %esp! *)                (* make t the index, but make sure that it is not %esp! *)
388                let val i = expr t                let val i = expr t
389                in  if C.sameColor(i, C.esp) then                in  if CB.sameColor(i, C.esp) then
390                      (* swap base and index *)                      (* swap base and index *)
391                      if C.sameColor(base, C.esp) then                      if CB.sameColor(base, C.esp) then
392                         doEA(trees, SOME i, b, 0, d)                         doEA(trees, SOME i, b, 0, d)
393                      else  (* base and index = %esp! *)                      else  (* base and index = %esp! *)
394                         let val index = newReg()                         let val index = newReg()
# Line 408  Line 418 
418        end (* address *)        end (* address *)
419    
420            (* reduce an expression into an operand *)            (* reduce an expression into an operand *)
421        and operand(T.LI i) = I.Immed(toInt32 i)        and operand(T.LI i) = I.Immed(toInt32(i))
422          | operand(T.LI32 w) = I.Immed(wToInt32 w)          | operand(x as (T.CONST _ | T.LABEL _)) = I.ImmedLabel x
423          | operand(T.CONST c) = I.ImmedLabel(LE.CONST c)          | operand(T.LABEXP le) = I.ImmedLabel le
         | operand(T.LABEL lab) = I.ImmedLabel lab  
424          | operand(T.REG(_,r)) = IntReg r          | operand(T.REG(_,r)) = IntReg r
425          | operand(T.LOAD(32,ea,mem)) = address(ea, mem)          | operand(T.LOAD(32,ea,mem)) = address(ea, mem)
426          | operand(t) = I.Direct(expr t)          | operand(t) = I.Direct(expr t)
# Line 454  Line 463 
463            * Compute an integer expression and put the result in            * Compute an integer expression and put the result in
464            * the destination register rd.            * the destination register rd.
465            *)            *)
466        and doExpr(exp, rd : I.C.cell, an) =        and doExpr(exp, rd : CB.cell, an) =
467            let val rdOpnd = IntReg rd            let val rdOpnd = IntReg rd
468    
469                fun equalRd(I.Direct r) = C.sameColor(r, rd)                fun equalRd(I.Direct r) = CB.sameColor(r, rd)
470                  | equalRd(I.MemReg r) = C.sameColor(r, rd)                  | equalRd(I.MemReg r) = CB.sameColor(r, rd)
471                  | equalRd _ = false                  | equalRd _ = false
472    
473                   (* Emit a binary operator.  If the destination is                   (* Emit a binary operator.  If the destination is
# Line 532  Line 541 
541                fun divrem(signed, overflow, e1, e2, resultReg) =                fun divrem(signed, overflow, e1, e2, resultReg) =
542                let val (opnd1, opnd2) = (operand e1, operand e2)                let val (opnd1, opnd2) = (operand e1, operand e2)
543                    val _ = move(opnd1, eax)                    val _ = move(opnd1, eax)
544                    val oper = if signed then (emit(I.CDQ); I.IDIVL)                    val oper = if signed then (emit(I.CDQ); I.IDIVL1)
545                               else (zero edx; I.DIVL)                               else (zero edx; I.DIVL1)
546                in  mark(I.MULTDIV{multDivOp=oper, src=regOrMem opnd2},an);                in  mark(I.MULTDIV{multDivOp=oper, src=regOrMem opnd2},an);
547                    move(resultReg, rdOpnd);                    move(resultReg, rdOpnd);
548                    if overflow then trap() else ()                    if overflow then trap() else ()
549                end                end
550    
551                    (* Optimize the special case for division *)                    (* Optimize the special case for division *)
552                fun divide(signed, overflow, e1, e2 as T.LI n) =                fun divide(signed, overflow, e1, e2 as T.LI n') = let
553                let fun isPowerOf2 w = Word.andb((w - 0w1), w) = 0w0                    val n = toInt32 n'
554                      val w = T.I.toWord32(32, n')
555                      fun isPowerOf2 w = W32.andb((w - 0w1), w) = 0w0
556                    fun log2 n =  (* n must be > 0!!! *)                    fun log2 n =  (* n must be > 0!!! *)
557                        let fun loop(0w1,pow) = pow                        let fun loop(0w1,pow) = pow
558                              | loop(w,pow) = loop(Word.>>(w, 0w1),pow+1)                              | loop(w,pow) = loop(W32.>>(w, 0w1),pow+1)
559                        in loop(n,0) end                        in loop(n,0) end
                   val w = Word.fromInt n  
560                in  if n > 1 andalso isPowerOf2 w then                in  if n > 1 andalso isPowerOf2 w then
561                       let val pow = T.LI(log2 w)                       let val pow = T.LI(T.I.fromInt(32,log2 w))
562                       in  if signed then                       in  if signed then
563                           (* signed; simulate round towards zero *)                           (* signed; simulate round towards zero *)
564                           let val label = Label.newLabel ""                           let val label = Label.anon()
565                               val reg1  = expr e1                               val reg1  = expr e1
566                               val opnd1 = I.Direct reg1                               val opnd1 = I.Direct reg1
567                           in  if setZeroBit e1 then ()                           in  if setZeroBit e1 then ()
# Line 561  Line 571 
571                                       I.UNARY{unOp=I.INCL, opnd=opnd1}                                       I.UNARY{unOp=I.INCL, opnd=opnd1}
572                                    else                                    else
573                                       I.BINARY{binOp=I.ADDL,                                       I.BINARY{binOp=I.ADDL,
574                                                src=I.Immed(toInt32 n - 1),                                                src=I.Immed(n - 1),
575                                                dst=opnd1});                                                dst=opnd1});
576                               defineLabel label;                               defineLabel label;
577                               shift(I.SARL, T.REG(32, reg1), pow)                               shift(I.SARL, T.REG(32, reg1), pow)
# Line 582  Line 592 
592                fun rem(signed, overflow, e1, e2) =                fun rem(signed, overflow, e1, e2) =
593                      divrem(signed, overflow, e1, e2, edx)                      divrem(signed, overflow, e1, e2, edx)
594    
595                      (* Makes sure the destination must be a register *)
596                  fun dstMustBeReg f =
597                      if isMemReg rd then
598                      let val tmpR = newReg()
599                          val tmp  = I.Direct(tmpR)
600                      in  f(tmpR, tmp); move(tmp, rdOpnd) end
601                      else f(rd, rdOpnd)
602    
603                    (* unsigned integer multiplication *)                    (* unsigned integer multiplication *)
604                fun uMultiply(e1, e2) =                fun uMultiply(e1, e2) =
605                    (* note e2 can never be (I.Direct edx) *)                    (* note e2 can never be (I.Direct edx) *)
606                    (move(operand e1, eax);                    (move(operand e1, eax);
607                     mark(I.MULTDIV{multDivOp=I.MULL,                     mark(I.MULTDIV{multDivOp=I.MULL1,
608                                    src=regOrMem(operand e2)},an);                                    src=regOrMem(operand e2)},an);
609                     move(eax, rdOpnd)                     move(eax, rdOpnd)
610                    )                    )
# Line 595  Line 613 
613                     * The only forms that are allowed that also sets the                     * The only forms that are allowed that also sets the
614                     * OF and CF flags are:                     * OF and CF flags are:
615                     *                     *
616                       *          (dst)  (src1)  (src2)
617                     *      imul r32, r32/m32, imm8                     *      imul r32, r32/m32, imm8
618                       *          (dst)  (src)
619                     *      imul r32, imm8                     *      imul r32, imm8
620                     *      imul r32, imm32                     *      imul r32, imm32
621                       *      imul r32, r32/m32
622                       * Note: destination must be a register!
623                     *)                     *)
624                fun multiply(e1, e2) =                fun multiply(e1, e2) =
625                let fun doit(i1 as I.Immed _, i2 as I.Immed _, dstR, dst) =                dstMustBeReg(fn (rd, rdOpnd) =>
626                        (move(i1, dst);                let fun doit(i1 as I.Immed _, i2 as I.Immed _) =
627                         mark(I.MUL3{dst=dstR, src1=i2, src2=NONE},an))                        (move(i1, rdOpnd);
628                      | doit(rm, i2 as I.Immed _, dstR, dst) =                         mark(I.BINARY{binOp=I.IMULL, dst=rdOpnd, src=i2},an))
629                          doit(i2, rm, dstR, dst)                      | doit(rm, i2 as I.Immed _) = doit(i2, rm)
630                      | doit(imm as I.Immed(i), rm, dstR, dst) =                      | doit(imm as I.Immed(i), rm) =
631                         mark(I.MUL3{dst=dstR, src1=rm, src2=SOME i},an)                             mark(I.MUL3{dst=rd, src1=rm, src2=i},an)
632                      | doit(r1 as I.Direct _, r2 as I.Direct _, dstR, dst) =                      | doit(r1 as I.Direct _, r2 as I.Direct _) =
633                        (move(r1, dst);                        (move(r1, rdOpnd);
634                         mark(I.MUL3{dst=dstR, src1=r2, src2=NONE},an))                         mark(I.BINARY{binOp=I.IMULL, dst=rdOpnd, src=r2},an))
635                      | doit(r1 as I.Direct _, rm, dstR, dst) =                      | doit(r1 as I.Direct _, rm) =
636                        (move(r1, dst);                        (move(r1, rdOpnd);
637                         mark(I.MUL3{dst=dstR, src1=rm, src2=NONE},an))                         mark(I.BINARY{binOp=I.IMULL, dst=rdOpnd, src=rm},an))
638                      | doit(rm, r as I.Direct _, dstR, dst) =                      | doit(rm, r as I.Direct _) = doit(r, rm)
639                         doit(r, rm, dstR, dst)                      | doit(rm1, rm2) =
                     | doit(rm1, rm2, dstR, dst) =  
640                         if equalRd rm2 then                         if equalRd rm2 then
641                         let val tmpR = newReg()                         let val tmpR = newReg()
642                             val tmp  = I.Direct tmpR                             val tmp  = I.Direct tmpR
643                         in move(rm1, tmp);                         in move(rm1, tmp);
644                            mark(I.MUL3{dst=tmpR, src1=rm2, src2=NONE},an);                            mark(I.BINARY{binOp=I.IMULL, dst=tmp, src=rm2},an);
645                            move(tmp, dst)                            move(tmp, rdOpnd)
646                         end                         end
647                         else                         else
648                           (move(rm1, dst);                           (move(rm1, rdOpnd);
649                            mark(I.MUL3{dst=dstR, src1=rm2, src2=NONE},an)                            mark(I.BINARY{binOp=I.IMULL, dst=rdOpnd, src=rm2},an)
650                           )                           )
651                    val (opnd1, opnd2) = (operand e1, operand e2)                    val (opnd1, opnd2) = (operand e1, operand e2)
652                in  if isMemReg rd then (* destination must be a real reg *)                in  doit(opnd1, opnd2)
                   let val tmpR = newReg()  
                       val tmp  = I.Direct tmpR  
                   in  doit(opnd1, opnd2, tmpR, tmp);  
                       move(tmp, rdOpnd)  
653                    end                    end
654                    else                )
                       doit(opnd1, opnd2, rd, rdOpnd)  
               end  
   
                  (* Makes sure the destination must be a register *)  
               fun dstMustBeReg f =  
                   if isMemReg rd then  
                   let val tmpR = newReg()  
                       val tmp  = I.Direct(tmpR)  
                   in  f(tmpR, tmp); move(tmp, rdOpnd) end  
                   else f(rd, rdOpnd)  
655    
656                   (* Emit a load instruction; makes sure that the destination                   (* Emit a load instruction; makes sure that the destination
657                    * is a register                    * is a register
# Line 755  Line 762 
762                let fun genCmov(dstR, _) =                let fun genCmov(dstR, _) =
763                    let val _ = doExpr(no, dstR, []) (* false branch *)                    let val _ = doExpr(no, dstR, []) (* false branch *)
764                        val cc = cmp(true, ty, cc, t1, t2, [])  (* compare *)                        val cc = cmp(true, ty, cc, t1, t2, [])  (* compare *)
765                    in  mark(I.CMOV{cond=cond cc, src=operand yes, dst=dstR}, an)                    in  mark(I.CMOV{cond=cond cc, src=regOrMem(operand yes),
766                                      dst=dstR}, an)
767                    end                    end
768                in  dstMustBeReg genCmov                in  dstMustBeReg genCmov
769                end                end
# Line 771  Line 779 
779                    (* Generate addition *)                    (* Generate addition *)
780                fun addition(e1, e2) =                fun addition(e1, e2) =
781                    case e1 of                    case e1 of
782                      T.REG(_,rs) => if C.sameColor(rs,rd) then addN e2                      T.REG(_,rs) => if CB.sameColor(rs,rd) then addN e2
783                                     else addition1(e1,e2)                                     else addition1(e1,e2)
784                    | _ => addition1(e1,e2)                    | _ => addition1(e1,e2)
785                and addition1(e1, e2) =                and addition1(e1, e2) =
786                    case e2 of                    case e2 of
787                      T.REG(_,rs) => if C.sameColor(rs,rd) then addN e1                      T.REG(_,rs) => if CB.sameColor(rs,rd) then addN e1
788                                     else addition2(e1,e2)                                     else addition2(e1,e2)
789                    | _ => addition2(e1,e2)                    | _ => addition2(e1,e2)
790                and addition2(e1,e2) =                and addition2(e1,e2) =
# Line 793  Line 801 
801                            move'(tmp, rdOpnd, [])                            move'(tmp, rdOpnd, [])
802                        end                        end
803                     else move'(IntReg rs, rdOpnd, an)                     else move'(IntReg rs, rdOpnd, an)
804               | (T.LI 0 | T.LI32 0w0) =>               | T.LI z => let
805                     val n = toInt32 z
806                   in
807                     if n=0 then
808                   (* As per Fermin's request, special optimization for rd := 0.                   (* As per Fermin's request, special optimization for rd := 0.
809                    * Currently we don't bother with the size.                    * Currently we don't bother with the size.
810                    *)                    *)
811                   if isMemReg rd then move'(I.Immed 0, rdOpnd, an)                   if isMemReg rd then move'(I.Immed 0, rdOpnd, an)
812                   else mark(I.BINARY{binOp=I.XORL, src=rdOpnd, dst=rdOpnd}, an)                   else mark(I.BINARY{binOp=I.XORL, src=rdOpnd, dst=rdOpnd}, an)
813               | T.LI n      => move'(I.Immed(toInt32 n), rdOpnd, an)                   else
814               | T.LI32 w    => move'(I.Immed(wToInt32 w), rdOpnd, an)                     move'(I.Immed(n), rdOpnd, an)
815               | T.CONST c   => move'(I.ImmedLabel(LE.CONST c), rdOpnd, an)                 end
816               | T.LABEL lab => move'(I.ImmedLabel lab, rdOpnd, an)               | (T.CONST _ | T.LABEL _) =>
817                     move'(I.ImmedLabel exp, rdOpnd, an)
818                 | T.LABEXP le => move'(I.ImmedLabel le, rdOpnd, an)
819    
820                 (* 32-bit addition *)                 (* 32-bit addition *)
821               | T.ADD(32, e, (T.LI 1|T.LI32 0w1)) => unary(I.INCL, e)               | T.ADD(32, e1, e2 as T.LI n) => let
822               | T.ADD(32, (T.LI 1|T.LI32 0w1), e) => unary(I.INCL, e)                   val n = toInt32 n
823               | T.ADD(32, e, T.LI ~1) => unary(I.DECL, e)                 in
824               | T.ADD(32, T.LI ~1, e) => unary(I.DECL, e)                   case n
825                     of 1  => unary(I.INCL, e1)
826                      | ~1 => unary(I.DECL, e1)
827                      | _ => addition(e1, e2)
828                   end
829                 | T.ADD(32, e1 as T.LI n, e2) => let
830                     val n = toInt32 n
831                   in
832                     case n
833                     of  1 => unary(I.INCL, e2)
834                      | ~1 => unary(I.DECL, e2)
835                      | _ => addition(e1, e2)
836                   end
837               | T.ADD(32, e1, e2) => addition(e1, e2)               | T.ADD(32, e1, e2) => addition(e1, e2)
838    
839                 (* 32-bit addition but set the flag!                 (* 32-bit addition but set the flag!
840                  * This is a stupid hack for now.                  * This is a stupid hack for now.
841                  *)                  *)
842               | T.ADD(0, e, (T.LI 1|T.LI32 0w1)) => unary(I.INCL, e)               | T.ADD(0, e, e1 as T.LI n) => let
843               | T.ADD(0, (T.LI 1|T.LI32 0w1), e) => unary(I.INCL, e)                   val n = T.I.toInt(32, n)
844               | T.ADD(0, e, T.LI ~1) => unary(I.DECL, e)                 in
845               | T.ADD(0, T.LI ~1, e) => unary(I.DECL, e)                   if n=1 then unary(I.INCL, e)
846                     else if n = ~1 then unary(I.DECL, e)
847                          else binaryComm(I.ADDL, e, e1)
848                   end
849                 | T.ADD(0, e1 as T.LI n, e) => let
850                     val n = T.I.toInt(32, n)
851                   in
852                     if n=1 then unary(I.INCL, e)
853                     else if n = ~1 then unary(I.DECL, e)
854                          else binaryComm(I.ADDL, e1, e)
855                   end
856               | T.ADD(0, e1, e2) => binaryComm(I.ADDL, e1, e2)               | T.ADD(0, e1, e2) => binaryComm(I.ADDL, e1, e2)
857    
858                 (* 32-bit subtraction *)                 (* 32-bit subtraction *)
859               | T.SUB(32, e, (T.LI 0 | T.LI32 0w0)) => doExpr(e, rd, an)               | T.SUB(32, e1, e2 as T.LI n) => let
860               | T.SUB(32, e, (T.LI 1 | T.LI32 0w1)) => unary(I.DECL, e)                   val n = toInt32 n
861               | T.SUB(32, e, T.LI ~1) => unary(I.INCL, e)                 in
862               | T.SUB(32, (T.LI 0 | T.LI32 0w0), e) => unary(I.NEGL, e)                   case n
863                     of 0 => doExpr(e1, rd, an)
864               (* Never mind:                    | 1 => unary(I.DECL, e1)
865                 | T.SUB(32, e1, e2 as T.LI n) =>                    | ~1 => unary(I.INCL, e1)
866                   (mark(I.LEA{r32=rd, addr=address(T.ADD(32, e1, T.LI(~n)),                    | _ => binary(I.SUBL, e1, e2)
867                                                    I.Region.readonly)}, an)                 end
868                    handle (Overflow|EA) => binary(I.SUBL, e1, e2))               | T.SUB(32, e1 as T.LI n, e2) =>
869               *)                   if T.I.isZero n then unary(I.NEGL, e2)
870                     else binary(I.SUBL, e1, e2)
871               | T.SUB(32, e1, e2) => binary(I.SUBL, e1, e2)               | T.SUB(32, e1, e2) => binary(I.SUBL, e1, e2)
872    
873               | T.MULU(32, x, y) => uMultiply(x, y)               | T.MULU(32, x, y) => uMultiply(x, y)
# Line 860  Line 896 
896               | T.LOAD(8, ea, mem) => load8(ea, mem)               | T.LOAD(8, ea, mem) => load8(ea, mem)
897               | T.LOAD(16, ea, mem) => load16(ea, mem)               | T.LOAD(16, ea, mem) => load16(ea, mem)
898               | T.LOAD(32, ea, mem) => load32(ea, mem)               | T.LOAD(32, ea, mem) => load32(ea, mem)
              | T.SX(_,_,T.LOAD(8,ea,mem)) => load8s(ea, mem)  
              | T.SX(_,_,T.LOAD(16,ea,mem)) => load16s(ea, mem)  
899    
900               | T.COND(32, T.CMP(ty, cc, t1, t2), T.LI yes, T.LI no) =>               | T.SX(32,8,T.LOAD(8,ea,mem)) => load8s(ea, mem)
901                   setcc(ty, cc, t1, t2, toInt32 yes, toInt32 no)               | T.SX(32,16,T.LOAD(16,ea,mem)) => load16s(ea, mem)
902               | T.COND(32, T.CMP(ty, cc, t1, t2), T.LI32 yes, T.LI32 no) =>               | T.ZX(32,8,T.LOAD(8,ea,mem)) => load8(ea, mem)
903                   setcc(ty, cc, t1, t2, Word32.toLargeIntX yes,               | T.ZX(32,16,T.LOAD(16,ea,mem)) => load16(ea, mem)
904                                         Word32.toLargeIntX no)  
905                 | T.COND(32, T.CMP(ty, cc, t1, t2), y as T.LI yes, n as T.LI no) =>
906                    (case !arch of (* PentiumPro and higher has CMOVcc *)
907                      Pentium => setcc(ty, cc, t1, t2, toInt32 yes, toInt32 no)
908                    | _ => cmovcc(ty, cc, t1, t2, y, n)
909                    )
910               | T.COND(32, T.CMP(ty, cc, t1, t2), yes, no) =>               | T.COND(32, T.CMP(ty, cc, t1, t2), yes, no) =>
911                  (case !arch of (* PentiumPro and higher has CMOVcc *)                  (case !arch of (* PentiumPro and higher has CMOVcc *)
912                     Pentium => unknownExp exp                     Pentium => unknownExp exp
# Line 935  Line 974 
974            in  mark(testopcode{lsrc=opnd1, rsrc=opnd2}, an)            in  mark(testopcode{lsrc=opnd1, rsrc=opnd2}, an)
975            end            end
976    
977              (* %eflags <- src *)
978          and moveToEflags src =
979              if CB.sameColor(src, C.eflags) then ()
980              else (move(I.Direct src, eax); emit(I.LAHF))
981    
982              (* dst <- %eflags *)
983          and moveFromEflags dst =
984              if CB.sameColor(dst, C.eflags) then ()
985              else (emit(I.SAHF); move(eax, I.Direct dst))
986    
987           (* generate a condition code expression           (* generate a condition code expression
988            * The zero is for setting the condition code!            * The zero is for setting the condition code!
989            * I have no idea why this is used.            * I have no idea why this is used.
990            *)            *)
991        and doCCexpr(T.CMP(ty, cc, t1, t2), rd, an) =        and doCCexpr(T.CMP(ty, cc, t1, t2), rd, an) =
992            if C.sameColor(rd, C.eflags) then            (cmp(false, ty, cc, t1, t2, an);
993               (cmp(false, ty, cc, t1, t2, an); ())             moveFromEflags rd
994              )
995            | doCCexpr(T.CC(cond,rs), rd, an) =
996              if CB.sameColor(rs,C.eflags) orelse CB.sameColor(rd,C.eflags) then
997                 (moveToEflags rs; moveFromEflags rd)
998            else            else
999               error "doCCexpr: cmp"               move'(I.Direct rs, I.Direct rd, an)
1000          | doCCexpr(T.CCMARK(e,A.MARKREG f),rd,an) = (f rd; doCCexpr(e,rd,an))          | doCCexpr(T.CCMARK(e,A.MARKREG f),rd,an) = (f rd; doCCexpr(e,rd,an))
1001          | doCCexpr(T.CCMARK(e,a), rd, an) = doCCexpr(e,rd,a::an)          | doCCexpr(T.CCMARK(e,a), rd, an) = doCCexpr(e,rd,a::an)
1002          | doCCexpr(T.CCEXT e, cd, an) =          | doCCexpr(T.CCEXT e, cd, an) =
# Line 1003  Line 1056 
1056            end            end
1057    
1058            (* generate code for jumps *)            (* generate code for jumps *)
1059        and jmp(T.LABEL(lexp as LE.LABEL lab), labs, an) =        and jmp(lexp as T.LABEL lab, labs, an) =
1060               mark(I.JMP(I.ImmedLabel lexp, [lab]), an)               mark(I.JMP(I.ImmedLabel lexp, [lab]), an)
1061          | jmp(T.LABEL lexp, labs, an) = mark(I.JMP(I.ImmedLabel lexp, labs), an)          | jmp(T.LABEXP le, labs, an) = mark(I.JMP(I.ImmedLabel le, labs), an)
1062          | jmp(ea, labs, an)           = mark(I.JMP(operand ea, labs), an)          | jmp(ea, labs, an)           = mark(I.JMP(operand ea, labs), an)
1063    
1064         (* convert mlrisc to cellset:         (* convert mlrisc to cellset:
1065          *)          *)
1066         and cellset mlrisc =         and cellset mlrisc =
1067             let val addCCReg = C.CellSet.add             let val addCCReg = CB.CellSet.add
1068                 fun g([],acc) = acc                 fun g([],acc) = acc
1069                   | g(T.GPR(T.REG(_,r))::regs,acc)  = g(regs,C.addReg(r,acc))                   | g(T.GPR(T.REG(_,r))::regs,acc)  = g(regs,C.addReg(r,acc))
1070                   | g(T.FPR(T.FREG(_,f))::regs,acc) = g(regs,C.addFreg(f,acc))                   | g(T.FPR(T.FREG(_,f))::regs,acc) = g(regs,C.addFreg(f,acc))
# Line 1021  Line 1074 
1074             in  g(mlrisc, C.empty) end             in  g(mlrisc, C.empty) end
1075    
1076            (* generate code for calls *)            (* generate code for calls *)
1077        and call(ea, flow, def, use, mem, an) =        and call(ea, flow, def, use, mem, cutsTo, an, pops) =
1078            mark(I.CALL(operand ea,cellset(def),cellset(use),mem),an)        let fun return(set, []) = set
1079                | return(set, a::an) =
1080                  case #peek A.RETURN_ARG a of
1081                    SOME r => return(CB.CellSet.add(r, set), an)
1082                  | NONE => return(set, an)
1083          in
1084              mark(I.CALL{opnd=operand ea,defs=cellset(def),uses=cellset(use),
1085                          return=return(C.empty,an),cutsTo=cutsTo,mem=mem,
1086                          pops=pops},an)
1087          end
1088    
1089            (* generate code for integer stores *)            (* generate code for integer stores; first move data to %eax
1090        and store8(ea, d, mem, an) =             * This is mainly because we can't allocate to registers like
1091            let val src = (* movb has to use %eax as source. Stupid x86! *)             * ah, dl, dx etc.
1092               *)
1093          and genStore(mvOp, ea, d, mem, an) =
1094              let val src =
1095                   case immedOrReg(operand d) of                   case immedOrReg(operand d) of
1096                       src as I.Direct r =>                       src as I.Direct r =>
1097                         if C.sameColor(r,C.eax)                         if CB.sameColor(r,C.eax)
1098                         then src else (move(src, eax); eax)                         then src else (move(src, eax); eax)
1099                     | src => src                     | src => src
1100            in  mark(I.MOVE{mvOp=I.MOVB, src=src, dst=address(ea,mem)},an)            in  mark(I.MOVE{mvOp=mvOp, src=src, dst=address(ea,mem)},an)
1101            end            end
1102        and store16(ea, d, mem, an) = error "store16"  
1103              (* generate code for 8-bit integer stores *)
1104              (* movb has to use %eax as source. Stupid x86! *)
1105          and store8(ea, d, mem, an) = genStore(I.MOVB, ea, d, mem, an)
1106          and store16(ea, d, mem, an) =
1107            mark(I.MOVE{mvOp=I.MOVW, src=immedOrReg(operand d), dst=address(ea, mem)}, an)
1108        and store32(ea, d, mem, an) =        and store32(ea, d, mem, an) =
1109              move'(immedOrReg(operand d), address(ea, mem), an)              move'(immedOrReg(operand d), address(ea, mem), an)
1110    
# Line 1113  Line 1183 
1183                     | T.?>   => (sahf(); j(I.P,lab); testil 0x4100; j(I.EQ,lab))                     | T.?>   => (sahf(); j(I.P,lab); testil 0x4100; j(I.EQ,lab))
1184                     | T.<>   => (testil 0x4400; j(I.EQ,lab))                     | T.<>   => (testil 0x4400; j(I.EQ,lab))
1185                     | T.?=   => (testil 0x4400; j(I.NE,lab))                     | T.?=   => (testil 0x4400; j(I.NE,lab))
1186                     | _      => error "fbranch"                     | _      => error(concat[
1187                                      "fbranch(", T.Basis.fcondToString fcc, ")"
1188                                    ])
1189                   (*esac*)                   (*esac*)
1190                val fcc = compare()                val fcc = compare()
1191            in  emit I.FNSTSW;            in  emit I.FNSTSW;
# Line 1144  Line 1216 
1216            in  if isMemOpnd opnd andalso (ty = 16 orelse ty = 32)            in  if isMemOpnd opnd andalso (ty = 16 orelse ty = 32)
1217                then (INTEGER, ty, opnd, [])                then (INTEGER, ty, opnd, [])
1218                else                else
1219                  let val {instrs, tempMem, cleanup} = cvti2f{ty=ty, src=opnd}                  let val {instrs, tempMem, cleanup} =
1220                            cvti2f{ty=ty, src=opnd, an=getAnnotations()}
1221                  in  emits instrs;                  in  emits instrs;
1222                      (INTEGER, 32, tempMem, cleanup)                      (INTEGER, 32, tempMem, cleanup)
1223                  end                  end
# Line 1185  Line 1258 
1258        and fload'(fty, ea, mem, fd, an) =        and fload'(fty, ea, mem, fd, an) =
1259              let val ea = address(ea, mem)              let val ea = address(ea, mem)
1260              in  mark(fld(fty, ea), an);              in  mark(fld(fty, ea), an);
1261                  if C.sameColor(fd,ST0) then ()                  if CB.sameColor(fd,ST0) then ()
1262                  else emit(fstp(fty, I.FDirect fd))                  else emit(fstp(fty, I.FDirect fd))
1263              end              end
1264    
# Line 1193  Line 1266 
1266    
1267            (* generate floating point expression and put the result in fd *)            (* generate floating point expression and put the result in fd *)
1268        and doFexpr'(fty, T.FREG(_, fs), fd, an) =        and doFexpr'(fty, T.FREG(_, fs), fd, an) =
1269              (if C.sameColor(fs,fd) then ()              (if CB.sameColor(fs,fd) then ()
1270               else mark(I.FCOPY{dst=[fd], src=[fs], tmp=NONE}, an)               else mark'(I.COPY{k=CB.FP, sz=64, dst=[fd], src=[fs], tmp=NONE}, an)
1271              )              )
1272          | doFexpr'(_, T.FLOAD(fty, ea, mem), fd, an) =          | doFexpr'(_, T.FLOAD(fty, ea, mem), fd, an) =
1273              fload'(fty, ea, mem, fd, an)              fload'(fty, ea, mem, fd, an)
1274          | doFexpr'(fty, T.FEXT fexp, fd, an) =          | doFexpr'(fty, T.FEXT fexp, fd, an) =
1275              (ExtensionComp.compileFext (reducer()) {e=fexp, fd=fd, an=an};              (ExtensionComp.compileFext (reducer()) {e=fexp, fd=fd, an=an};
1276               if C.sameColor(fd,ST0) then () else emit(fstp(fty, I.FDirect fd))               if CB.sameColor(fd,ST0) then () else emit(fstp(fty, I.FDirect fd))
1277              )              )
1278          | doFexpr'(fty, e, fd, an) =          | doFexpr'(fty, e, fd, an) =
1279              (reduceFexp(fty, e, []);              (reduceFexp(fty, e, []);
1280               if C.sameColor(fd,ST0) then ()               if CB.sameColor(fd,ST0) then ()
1281               else mark(fstp(fty, I.FDirect fd), an)               else mark(fstp(fty, I.FDirect fd), an)
1282              )              )
1283    
# Line 1286  Line 1359 
1359    
1360                and sameTree(LEAF(_, T.FREG(t1,f1), []),                and sameTree(LEAF(_, T.FREG(t1,f1), []),
1361                             LEAF(_, T.FREG(t2,f2), [])) =                             LEAF(_, T.FREG(t2,f2), [])) =
1362                          t1 = t2 andalso C.sameColor(f1,f2)                          t1 = t2 andalso CB.sameColor(f1,f2)
1363                  | sameTree _ = false                  | sameTree _ = false
1364    
1365                (* Traverse tree and generate code *)                (* Traverse tree and generate code *)
# Line 1485  Line 1558 
1558    
1559        and doFexpr''(fty, e, fd, an) =        and doFexpr''(fty, e, fd, an) =
1560            case e of            case e of
1561              T.FREG(_,fs) => if C.sameColor(fs,fd) then ()              T.FREG(_,fs) => if CB.sameColor(fs,fd) then ()
1562                              else fcopy''(fty, [fd], [fs], an)                              else fcopy''(fty, [fd], [fs], an)
1563              (* Stupid x86 does everything as 80-bits internally. *)              (* Stupid x86 does everything as 80-bits internally. *)
1564    
# Line 1545  Line 1618 
1618            then doFexpr''(fty, e, fd, an)            then doFexpr''(fty, e, fd, an)
1619            else doFexpr'(fty, e, fd, an)            else doFexpr'(fty, e, fd, an)
1620    
1621          (*================================================================
1622           * Optimizations for x := x op y
1623           * Special optimizations:
1624           * Generate a binary operator, result must in memory.
1625           * The source must not be in memory
1626           *================================================================*)
1627          and binaryMem(binOp, src, dst, mem, an) =
1628              mark(I.BINARY{binOp=binOp, src=immedOrReg(operand src),
1629                            dst=address(dst,mem)}, an)
1630          and unaryMem(unOp, opnd, mem, an) =
1631              mark(I.UNARY{unOp=unOp, opnd=address(opnd,mem)}, an)
1632    
1633          and isOne(T.LI n) = n = one
1634            | isOne _ = false
1635    
1636          (*
1637           * Perform optimizations based on recognizing
1638           *    x := x op y    or
1639           *    x := y op x
1640           * first.
1641           *)
1642          and store(ty, ea, d, mem, an,
1643                    {INC,DEC,ADD,SUB,NOT,NEG,SHL,SHR,SAR,OR,AND,XOR},
1644                    doStore
1645                   ) =
1646              let fun default() = doStore(ea, d, mem, an)
1647                  fun binary1(t, t', unary, binary, ea', x) =
1648                      if t = ty andalso t' = ty then
1649                         if MLTreeUtils.eqRexp(ea, ea') then
1650                            if isOne x then unaryMem(unary, ea, mem, an)
1651                            else binaryMem(binary, x, ea, mem, an)
1652                          else default()
1653                      else default()
1654                  fun unary(t,unOp, ea') =
1655                      if t = ty andalso MLTreeUtils.eqRexp(ea, ea') then
1656                         unaryMem(unOp, ea, mem, an)
1657                      else default()
1658                  fun binary(t,t',binOp,ea',x) =
1659                      if t = ty andalso t' = ty andalso
1660                         MLTreeUtils.eqRexp(ea, ea') then
1661                          binaryMem(binOp, x, ea, mem, an)
1662                      else default()
1663    
1664                  fun binaryCom1(t,unOp,binOp,x,y) =
1665                  if t = ty then
1666                  let fun again() =
1667                        case y of
1668                          T.LOAD(ty',ea',_) =>
1669                            if ty' = ty andalso MLTreeUtils.eqRexp(ea, ea') then
1670                               if isOne x then unaryMem(unOp, ea, mem, an)
1671                               else binaryMem(binOp,x,ea,mem,an)
1672                            else default()
1673                        | _ => default()
1674                  in  case x of
1675                        T.LOAD(ty',ea',_) =>
1676                          if ty' = ty andalso MLTreeUtils.eqRexp(ea, ea') then
1677                             if isOne y then unaryMem(unOp, ea, mem, an)
1678                             else binaryMem(binOp,y,ea,mem,an)
1679                          else again()
1680                      | _ => again()
1681                  end
1682                  else default()
1683    
1684                  fun binaryCom(t,binOp,x,y) =
1685                  if t = ty then
1686                  let fun again() =
1687                        case y of
1688                          T.LOAD(ty',ea',_) =>
1689                            if ty' = ty andalso MLTreeUtils.eqRexp(ea, ea') then
1690                               binaryMem(binOp,x,ea,mem,an)
1691                            else default()
1692                        | _ => default()
1693                  in  case x of
1694                        T.LOAD(ty',ea',_) =>
1695                          if ty' = ty andalso MLTreeUtils.eqRexp(ea, ea') then
1696                             binaryMem(binOp,y,ea,mem,an)
1697                          else again()
1698                      | _ => again()
1699                  end
1700                  else default()
1701    
1702              in  case d of
1703                    T.ADD(t,x,y) => binaryCom1(t,INC,ADD,x,y)
1704                  | T.SUB(t,T.LOAD(t',ea',_),x) => binary1(t,t',DEC,SUB,ea',x)
1705                  | T.ORB(t,x,y) => binaryCom(t,OR,x,y)
1706                  | T.ANDB(t,x,y) => binaryCom(t,AND,x,y)
1707                  | T.XORB(t,x,y) => binaryCom(t,XOR,x,y)
1708                  | T.SLL(t,T.LOAD(t',ea',_),x) => binary(t,t',SHL,ea',x)
1709                  | T.SRL(t,T.LOAD(t',ea',_),x) => binary(t,t',SHR,ea',x)
1710                  | T.SRA(t,T.LOAD(t',ea',_),x) => binary(t,t',SAR,ea',x)
1711                  | T.NEG(t,T.LOAD(t',ea',_)) => unary(t,NEG,ea')
1712                  | T.NOTB(t,T.LOAD(t',ea',_)) => unary(t,NOT,ea')
1713                  | _ => default()
1714              end (* store *)
1715    
1716            (* generate code for a statement *)            (* generate code for a statement *)
1717        and stmt(T.MV(_, rd, e), an) = doExpr(e, rd, an)        and stmt(T.MV(_, rd, e), an) = doExpr(e, rd, an)
1718          | stmt(T.FMV(fty, fd, e), an) = doFexpr(fty, e, fd, an)          | stmt(T.FMV(fty, fd, e), an) = doFexpr(fty, e, fd, an)
# Line 1552  Line 1720 
1720          | stmt(T.COPY(_, dst, src), an) = copy(dst, src, an)          | stmt(T.COPY(_, dst, src), an) = copy(dst, src, an)
1721          | stmt(T.FCOPY(fty, dst, src), an) = fcopy(fty, dst, src, an)          | stmt(T.FCOPY(fty, dst, src), an) = fcopy(fty, dst, src, an)
1722          | stmt(T.JMP(e, labs), an) = jmp(e, labs, an)          | stmt(T.JMP(e, labs), an) = jmp(e, labs, an)
1723          | stmt(T.CALL{funct, targets, defs, uses, region, ...}, an) =          | stmt(T.CALL{funct, targets, defs, uses, region, pops, ...}, an) =
1724               call(funct,targets,defs,uses,region,an)               call(funct,targets,defs,uses,region,[],an, pops)
1725            | stmt(T.FLOW_TO(T.CALL{funct, targets, defs, uses, region, pops, ...},
1726                             cutTo), an) =
1727                 call(funct,targets,defs,uses,region,cutTo,an, pops)
1728          | stmt(T.RET _, an) = mark(I.RET NONE, an)          | stmt(T.RET _, an) = mark(I.RET NONE, an)
1729          | stmt(T.STORE(8, ea, d, mem), an) = store8(ea, d, mem, an)          | stmt(T.STORE(8, ea, d, mem), an)  =
1730          | stmt(T.STORE(16, ea, d, mem), an) = store16(ea, d, mem, an)               store(8, ea, d, mem, an, opcodes8, store8)
1731          | stmt(T.STORE(32, ea, d, mem), an) = store32(ea, d, mem, an)          | stmt(T.STORE(16, ea, d, mem), an) =
1732                 store(16, ea, d, mem, an, opcodes16, store16)
1733            | stmt(T.STORE(32, ea, d, mem), an) =
1734                 store(32, ea, d, mem, an, opcodes32, store32)
1735    
1736          | stmt(T.FSTORE(fty, ea, d, mem), an) = fstore(fty, ea, d, mem, an)          | stmt(T.FSTORE(fty, ea, d, mem), an) = fstore(fty, ea, d, mem, an)
1737          | stmt(T.BCC(cc, lab), an) = branch(cc, lab, an)          | stmt(T.BCC(cc, lab), an) = branch(cc, lab, an)
1738          | stmt(T.DEFINE l, _) = defineLabel l          | stmt(T.DEFINE l, _) = defineLabel l
# Line 1591  Line 1766 
1766           )           )
1767    
1768        and reducer() =        and reducer() =
1769            T.REDUCER{reduceRexp    = expr,            TS.REDUCER{reduceRexp    = expr,
1770                      reduceFexp    = fexpr,                      reduceFexp    = fexpr,
1771                      reduceCCexp   = ccExpr,                      reduceCCexp   = ccExpr,
1772                      reduceStm     = stmt,                      reduceStm     = stmt,
1773                      operand       = operand,                      operand       = operand,
1774                      reduceOperand = reduceOpnd,                      reduceOperand = reduceOpnd,
1775                      addressOf     = fn e => address(e, I.Region.memory), (*XXX*)                      addressOf     = fn e => address(e, I.Region.memory), (*XXX*)
1776                      emit          = mark,                      emit          = mark',
1777                      instrStream   = instrStream,                      instrStream   = instrStream,
1778                      mltreeStream  = self()                      mltreeStream  = self()
1779                     }                     }
1780    
1781        and self() =        and self() =
1782            S.STREAM            TS.S.STREAM
1783            {  beginCluster= beginCluster',            {  beginCluster= beginCluster',
1784               endCluster  = endCluster',               endCluster  = endCluster',
1785               emit        = doStmt,               emit        = doStmt,
# Line 1613  Line 1788 
1788               entryLabel  = entryLabel,               entryLabel  = entryLabel,
1789               comment     = comment,               comment     = comment,
1790               annotation  = annotation,               annotation  = annotation,
1791                 getAnnotations = getAnnotations,
1792               exitBlock   = fn mlrisc => exitBlock(cellset mlrisc)               exitBlock   = fn mlrisc => exitBlock(cellset mlrisc)
1793            }            }
1794    

Legend:
Removed from v.744  
changed lines
  Added in v.1127

root@smlnj-gforge.cs.uchicago.edu
ViewVC Help
Powered by ViewVC 1.0.0