Home My Page Projects Code Snippets Project Openings SML/NJ
Summary Activity Forums Tracker Lists Tasks Docs Surveys News SCM Files

SCM Repository

[smlnj] Annotation of /sml/branches/SMLNJ/src/MLRISC/alpha32/alpha32RegAlloc.sml
ViewVC logotype

Annotation of /sml/branches/SMLNJ/src/MLRISC/alpha32/alpha32RegAlloc.sml

Parent Directory Parent Directory | Revision Log Revision Log


Revision 93 - (view) (download)

1 : monnier 16 (* alpha32RegAlloc.sml --- alpha integer and floating register allocator
2 :     *
3 :     * COPYRIGHT (c) 1996 AT&T Bell Laboratories.
4 :     *
5 :     *)
6 :    
7 :     (* Integer and floating register allocators are a partial application
8 :     * of a curried functor.
9 :     *)
10 :    
11 :    
12 :    
13 :     functor Alpha32RegAlloc(structure P : INSN_PROPERTIES
14 :     structure F : FLOWGRAPH
15 :     structure I : INSTRUCTIONS where C = Alpha32Cells
16 :     structure Asm : EMITTER_NEW
17 :     sharing Asm.F = F
18 :     sharing P.I = F.I = Asm.I = I) :
19 :     sig
20 :     functor IntRa (structure RaUser : RA_USER_PARAMS
21 :     where type I.operand = I.operand
22 :     and type I.instruction = I.instruction
23 :     (* should be: where I = I -- bug 1205 *)) : sig
24 :     datatype mode = REGISTER_ALLOCATION | COPY_PROPAGATION
25 :     val ra : mode -> F.cluster -> F.cluster
26 :     end
27 :     functor FloatRa (structure RaUser : RA_USER_PARAMS
28 :     where type I.operand = I.operand
29 :     and type I.instruction = I.instruction
30 :     (* should be: where I = I *)) : sig
31 :     datatype mode = REGISTER_ALLOCATION | COPY_PROPAGATION
32 :     val ra : mode -> F.cluster -> F.cluster
33 :     end
34 :     end =
35 :     struct
36 :     (* liveness analysis for general purpose registers *)
37 :     structure RegLiveness =
38 :     Liveness(structure Flowgraph=F
39 :     structure Instruction=I
40 :     val defUse = P.defUseR
41 :     fun regSet c = #1 (c:Alpha32Cells.cellset)
42 :     fun cellset((_,f),r) = (r,f))
43 :    
44 :    
45 :     (* integer register allocator *)
46 :     functor IntRa =
47 :     RegAllocator
48 :     (structure RaArch = struct
49 :    
50 :     structure InsnProps = P
51 :     structure AsmEmitter = Asm
52 :     structure I = I
53 :     structure Liveness=RegLiveness
54 :     val defUse = P.defUseR
55 :     val firstPseudoR = 32
56 :     val maxPseudoR = Alpha32Cells.maxReg
57 :     val numRegs = Alpha32Cells.numRegs
58 :     fun regSet c = #1 (c:Alpha32Cells.cellset)
59 :     end)
60 :    
61 :    
62 :    
63 :     (* liveness analysis for floating point registers *)
64 :     structure FregLiveness =
65 :     Liveness(structure Flowgraph=F
66 :     structure Instruction=I
67 :     val defUse = P.defUseF
68 :     fun regSet c = #2 (c:Alpha32Cells.cellset)
69 :     fun cellset((r,_),f) = (r,f))
70 :    
71 :     (* floating register allocator *)
72 :     functor FloatRa =
73 :     RegAllocator
74 :     (structure RaArch = struct
75 :    
76 :     structure InsnProps = P
77 :     structure AsmEmitter = Asm
78 :     structure Liveness=FregLiveness
79 :     structure I = I
80 :    
81 :     val defUse = P.defUseF
82 :     val firstPseudoR = 32
83 :     val maxPseudoR = Alpha32Cells.maxFreg
84 :     val numRegs = Alpha32Cells.numFregs
85 :     fun regSet c = #2 (c:Alpha32Cells.cellset)
86 :     end)
87 :     end
88 :    
89 :    
90 :    
91 :    
92 :     (*
93 :     * $Log: alpha32RegAlloc.sml,v $
94 : monnier 93 * Revision 1.1.1.1 1998/04/08 18:39:01 george
95 :     * Version 110.5
96 : monnier 16 *
97 :     *)

root@smlnj-gforge.cs.uchicago.edu
ViewVC Help
Powered by ViewVC 1.0.0